# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-180603

(43) Date of publication of application: 07.08.1987

(51)Int.Cl.

H03H 19/00

(21)Application number : 61-022281

(71)Applicant : NEC CORP

(22) Date of filing:

03.02.1986


(72)Inventor: TAKAHASHI YUTAKA


# (54) OFFSET COMPENSATION CIRCUIT FOR SCF

## (57)Abstract:

PURPOSE: To decrease the circuit scale and power consumption by providing plural DC blocking circuits having a switch circuit receiving a sending signal of an SCF (switched capacitor filter) of the time division multiplex system and a timing signal instructing a time slot of an allocated channel.

CONSTITUTION: An output signal of an SCF 1 is given to one terminal of a capacitor C1 via a switch SW1 of DC blocking circuits 2-1~2-n during the pulse leading of a timing signal ϕ1, i.e., in the 1st channel time slot, and the terminal of the capacitor C1 is connected to one terminal of a capacitor C2 via a switch SW2 during the trailing of the timing pulse signal ϕ1, i.e., during the period except the 1st channel time slot. Switches SW2





and SW3 connect a capacitor C2 in series between the SCF 1 and an operational amplifier 3 during the pulse leading of the timing signal ϕ1, and connect the capacitor C2 in parallel with the capacitor C1 during the trailing of the timing pulse signal ϕ1.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### ⑩ 日本国特許庁(JP)

①特許出願公開

# ⑫公開特許公報(A)

昭62 - 180603

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)8月7日

H 03 H 19/00

7328 - 5.1

審査請求 有 発明の数 1 (全4頁)

60発明の名称

SCF用オフセツト補償回路

頭 昭61-22281 20特

頤 昭61(1986)2月3日 ØH.

槒 @発 明 髙

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 願

日本電気株式会社

東京都港区芝5丁目33番1号

弁理士 内 原 の代 理

1 発明の名称

SCF用オフセット補償回路

#### 2. 特許耐求の範囲

第1 および第2 のキャパシタと、時分割多重方 式のSCF(スイッチトキャペシタフィルタ)の 送出信号かよび割当てチャンネルのタイムスロッ トを指示するタイミング信号を受けて前配割当て チャンネルタイムスロットでは前配第1のキャパ シタの両端に前配SCF送出信号を接続すると共 に前記第2のキャパシタの一端に前記SCF送出 信号を他端に出力端をそれぞれ接続しまた前配割 当てチャンネルタイムスロット以外では前配第1 および第2のキャパシタを並列接続すると共に前 配SCF送出信号および前配出力端から切離する イッチ回路とをおのおの有する複数の直ת阻止回 路と、

各前配直元阻止回路の前配出力端の電圧を相加

して送出する増幅器とを、

備えていることを特徴とするSCF用オフセッ 卜補償回路。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はSCF用オフセット補償回路、特に時 -分割多重万式のSCFの出力信号に対し各チャン ネル毎のオフセットを除去するのに好通なSCF 用オフセット補償回路に関する。

#### 〔従来の技術〕

従来、SCFすなわちスイッチトキャパシタフ ィルタで演算増幅器のオフセットやスイッチのフ ィードスルーなどに起因して生じるオフセットの 成分を除去するために、SCFの出力信号を抵抗 およびキャパシタから成る低坡フィルタに通して、 その出力信号に含まれているオフセット成分を抽 出し、このオフセット成分をSCFの出力信号か らアナログ減算することによりオフセットの除去 を行うようにしたオフセット補償回路が便用され

ている。

#### (発明が解決しよりとする問題点)

上述した従来のオフセット補償回路を時分割多 重方式の8CFに適用しよりとすると、多重化さ れている各チャンネル毎にオフセット成分が異な るので、SCFの出力信号を各チャンネルのタイ ムスロット毎にサンプルホールドした上で低域フ イルタを通して各チャンネルのオフセット成分を 抽出し、このオフセット成分をSCFの出力信号 から各チャンネルのタイムスロット毎にアナログ 波算するよりに構成せねばならない。従ってとの 場合には、多重化したチャンネル数に等しい個数 のサンブルホールド回路および低域フィルタが必 要になる。また、オフセット成分以外の本来の信 号成分に与える被殺量を極力小さくするため、低 城フィルタのカットオフ周波数を低く設定してお かねばならず、抵抗およびキャパシタの値が大き くなる。との結果、オフセット補償回路の回路規 模および消費電力が大きくなり、且つ低域フィル タの部分は回路の築機化ができず、従って回路全

して送出する増幅器とを、

備えている。.

#### ( 寒施例 )

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例を示すプロック図で あり、第2図はその動作を説明するためのタイミ ング図である。第1図において、スイッチトキャ パシタフィルタ(SCF)1は、タイミング信号 ø<sub>1</sub> ~ ø<sub>n</sub> に応じて時分割多重方式の動作を行う。 タイミング信号 01~ 0n は、第2図に示すとと く、予め定めた時間福をもつフレーム毎に、その **りちの一つずつパルスが立上ってチャンネル毎の** タイムスロットを順次に指示している。オフセッ ト補償回路は、 直ת阻止回路 2-1~2-n, お よび演算増幅器3から成る構成を有する。SCF1 の出力信号は、直流阻止回路2-1~2-1にお · のおの導かれている。 直流阻止回路 2 - 1 ~ 2 nはすべて同一の回路構成を有する。例えば直流 阻止回路2-1は、SCF1の出力信号と、第1チ ャンネルのタイムスロットを示すタイミング信号

体のワンチップ化ができないという問題点がある。

本発明の目的は、上述の問題点を解決し従来よりも回路規模および消費電力を小さくでき且つワンチップ化が可能なSCF用オフセット補償回路を提供することにある。

#### [問題点を解決するための手段]

本発明の回路は、第1および第2のキャパシタと、時分割多重方式のSCF(スイッチトキャパシタフィルタ)の送出信号および割当てチャンネルのタイムスロットを指示するタイミング信号を受けて前記割当てチャンネルタイムスロットでは問号を接続すると共に前記第2のキャパシタの一端に前記SCF送出信号を他端に出力端をそれぞれ接続しまた前記第1および第2のキャパシタを記出投外では前記第1および第2のキャパシタを記出力端から切離すスイッチ回路とをおのおの有する複数の直流阻止回路と

各前記直ת阻止回路の前配出力端の電圧を相加 -4- 原動

申1とを受けて動作する。スイッチ 8 W1は、タイミング信号申1のパルス立上り中寸なわち第1チャンネルのタイムスロットでは実線で示すととくキャパシタ C1の出力信号を接続し、またタイミング信号申1のパルス立トリ中では放線で示すととくキャパシタ C1の一端に SCF1か C2の一端に でする。スイッチ 8 W2 を介してキャパシタ C2の一端に でする。スイッチ 8 W2を介しては実験では、タイミング信号申1のパルス立上り中では実験で発送し、タイミング信号申1のパルス立上のでは実験で発送し、タイミング信号申1のパルス立下り中では破線で示すとくキャパシタ C2をキャパシタ C2をキャパシタ C2をキャパシタ C2をキャパシタ C2をキャパシタ C2に で がのに 接続する。

すなわち、直旋阻止回路2-1では各フレーム 毎に、第1チャンネルのタイムスロットにおいて、 キャパシタC1はSCF1の出力信号で充電され、 キャパシタC2はSCF1および演算増幅器3間に 介在し両者を接続する。また各フレームの第1チャンネルのタイムスロット以外では、キャパシタ C1 およびC2 は互いに並列に接続され両者間で 電荷を授受しあい、この間、直ת阻止回路2-1 はSCF1および演算増幅器3の両者から切離され ている。第ロフレームでの第1チャンネルのタイ ムスロットにおいて、SCF1の出力信号の選圧を V1 (n),キャペシタC2 の両端電圧を V2 (n),ま た演算増幅器3に与えられる電圧を V3 (n)とする と、上述のような動作により、

$$V_{n}(n) = V_{1}(n) - V_{2}(n) \qquad \cdots \cdots \cdots (1)$$

$$\Rightarrow IU C_1 V_1 (n) + C_2 V_2 (n)$$

$$= (C_1 + C_2) V_2 (n + 1)$$

が成立する。式(1)および(2)を Z 変換して直流阻止 回路 2 - 1 の伝達関数 H(z)を求めると、

$$H(z) = \frac{V_3}{V_1} = \frac{1 - Z^{-1}}{1 - \beta Z^{-1}} \cdots$$
 (3)

が得られる。但し式(3)中、 $V_1$  かよび $V_3$  はそれ  $\mathcal{T}$ れ $V_1$  (n)かよび $V_3$  (n)の $\mathbb{Z}$ 変換であり、 $\beta=$ 

くするにも、従来のどとくキャパシタの値を大きくする必要は無く、容量比 C \* / C \* を大きくすれば済む。 この結果、従来よりも回路規模および消費電力が小さく、且つワンチップ化するのに好適である。

第3図は、上述の実施例中の直歴阻止回路2-1ないし2-nについて他の構成例を示す回路図である。同図の回路は、第1図における接続切換え形のスイッチSW1~SW1 の代りに、オンオフ切換え形のスイッチSW1~SW14 を使用するように変更したものである。スイッチSW10~SW11は、タイミング信号のパルス立上り時にオン状態になり、パルス立下り時にオフ状態になる。スイッチSW11,8W14は、その逆の動作をする。この回路が第1図の場合と同じ動作を行うのは明らかである。

#### 〔発明の効果〕

以上説明したように本発明には、ワンチップ化 に好適であり小形且つ低消費電力のSCF用オフ セット補償回路を実現できるという効果がある。 C: /(C:+C:) である。直流すなわち2=
 1 において、H(i)= 0 であるから、H口は直流阻止特性をもつ。H(i)のカットオフ周波数を低くするには、βを1 に近付ければ良く、すなわち容量比C: /C: を大きくすれば良い。

このように直流阻止回路 2 - 1 は、第1 チャンネルのタイムスロット毎に、SCF1 の出力信号中の第1 チャンネル成分から直流近傍の成分すなわちオフセット成分を除去して、演算増額器 3 へ送る。同様に直流阻止回路 2 - 2 - 2 - n もそれぞれ、第2 ~ n チャンネルのタイムスロットで SCF1 の出力信号中の各チャンネルのオフセット成分を除去して、演算増幅器 3 へ送る。演算増幅器 3 は、直流阻止回路 2 - 1 ~ 2 - n から送られてくる信号を相加し出力信号として送出し、従って SCF1 の出力信号から各チャンネルのオフセット成分を除去した出力信号が得られる。

本実施例では、回路規模の小さなスイッチトキャパショ回路を直流阻止回路2-1ないし2-ロとして使用しており、そのカットオフ周波数を低




#### 4. 図面の簡単な説明


第1 図および第2 図はそれぞれ本発明の一実施 例を示すブロック図およびタイミング図、第3 図 は本発明の実施例中の直流阻止回路の構成例を示 す回路図である。

1 ……スイッチトキャパシタフィルタ (SCF)、 2-1~2-n……直流阻止回路、C<sub>1</sub>, C<sub>2</sub>… …キャパシタ、SW<sub>1</sub>~SW<sub>3</sub>, SW<sub>10</sub>~SW<sub>14</sub> ……スイッチ、3…… 演算増幅器。

代理人 弁理士 内 原







#### 手 続 補 書 (自発) Œ

特許庁長官 殿 硇

- 1. 事件の表示 昭和61年 特許 願第 22281 号
- 2. 発明の名称 SCF用オフセット補償回路
- 3. 補正をする者

事件との関係

出願人 東京都港区芝五丁目33番1号

(423) 日本電気株式会社

代表者


#### 4. 代 理 人

〒108 東京都港区芝五丁目37番8号 住友三田ビル 日本電気株式会社内 (6591) 弁理士 内原

電話 東京(03)456-3111(大代表) (連絡先 日本電気株式会社特許部)

62. 5. 1





3 図

5. 補正の対象

明細書の「発明の詳細な説明」の棚

- 6. 補正の内容
- (1) 明細書、第2頁、第14乃至16行「を抵抗 およびキャパシタから成る低坡フィルタに通し て、その出力信号」を削除する。
- ② 同、第3頁、第7乃至8行「低域フィルタを 通して各チャンネルの」を削除する。
- (3) 同頁、第11行「従って」の前に「更に前述 の方法を用いる場合、前段のSCFで発生する 髙周波雑音をサンプリングしてしまうので、低 **域フィルタを挿入する必要がある。」を挿入する。**
- (4) 同頁、第14行「オフセット成分以外の」を ・削除する。
- (5) 阿頁、第15行「に与える被疫量を極力小さ くするため」を「の周波数が低い場合」に訂正 する。

代理人 弁理士

